



① 特許出願公開

# 母公開特許公報(A)

昭60-225888

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和60年(1985)11月11日

G 09 G 1/02 G 06 F

7923-5C 7622-5B

審査請求 未請求 発明の数 1 (全9頁)

❷発明の名称

ラスタスキヤン型図形表示装置

**和特** 昭 昭59-82445

田田 願 昭59(1984)4月24日

の発 明 者

B 中 門真市大字門真1006番地 松下電器產業株式会社内

明 伊発 者 刈谷

門真市大字門真1006番地 松下電器產業株式会社内

砂出 魔 人

哲 郎 松下電器產業株式会社

門真市大字門真1006番地

の代 理 人 弁理士 宮井 暎夫

### 1. 発明の名称

ラスタスキャン型図形表示装置

### 2. 特許請求の顧訊

(1) ラスタスキャン方式の陰極線管と、この陰 極線管上に表示する図形の画面表示位置と1対1 に対応する表示アドレスを発生するとともに前記 階極維管に対する垂直および水平同期信号を発生 する画面表示制御信号発生器と、ニブル機能を有 するダイナミックメモリ素子で構成されて前記除 極線管上に表示する図形に対応するピットデータ を記憶し、前記護面表示制御信号発生器から表示 アドレスが与えられた時にニブル概能によってそ の表示アドレスからそれにつづく連続したアドレ スの複数のピットデータを順次出力するフレーム メモリと、このフレームメモリから出力される資 数のピットデータを審込み信号によって記憶し読 出し信号によって前記陰極線管の表示タイミング と同期して記憶した複数のピットデータを収次技 出し前記降極線管にビデオ信号として与えるデー

タラッチとを備えたラスタスキャン型図形表示な

ロ 前紀データラッチをファーストイン・ファ ーストアウト型メモリ素子を用いて構成した特許 請求の範囲第30項記載のラスタスキャン型図形表 永华堡。

四 前記データラッチをDタイプフリップフロ ップを用いて構成した特許請求の範囲第(1)項記載 のラスタスキャン型図形表示装置。

(4) 前記データラッチは、書込みアドレス信号 によって選択されたレジスタに書込み信号のタイ ミングで入力データを書込み、統出しアドレス信 号によって選択されたレジスタのデータを読出し 信号のタイミングで読出すように構成している特 許請求の範囲第40項記載のラスタスキャン型図形 表示装置。

## 3. 発明の詳細な世明

産業上の利用分野

・この発明は、コンピュータによる図形情報処理 システムで使われるラスタスキャン型図形表示装

特問昭60-225888(2)

置に関するものである。

従来例の構成とその問題点

近年、プリント基板の設計。機構設計。グラフィックデザインなどの図形情報を処理する分野では、Computer Aided Design / Computer Aided Nanufacturing (以下CAD/CAMと略す)など、コンピュータの高速大容量情報処理能力を利用した図形情報処理システムの普及が著しくなっている。

第1回に図形情報処理システムを構成する概器の一例を示す。第1回において、aは図形情報の数値処理や他のコンピュータンステム間とのデータに送などを行なうコンピュータ本体である。bとよびcは図形情報などの各種データを記憶するをは図形情報などの各種データを記憶するには図形情報などを小しているのである。「は図形はである。」に表示するラスタスキャン型関係機能(以下CRTと呼ぶ)とに表示するラスタスキャン型関係機能(以下CRTと呼ぶ)とに表示するラスタスキャン型図形表示装置である。」はコンピュータ本体。ロンピュータ本体。からの会などを与えたり、コンピュータ本体。からの

処理結果を表示したりするためのキャラクタ始末 装置である。 h は図形情報を入力するためのディ ジタイザである。

こうした図形情報処理システムの利用者からは、
扱う図形情報の複雑化。情報量の増加のため、図
形情報処理システムの中でも特に、図形情報をコ
ンピュータ本体から受取り、CRT画上にタステ
して利用者に複覚情報として提供するラスタ依
として型度の同上の要求に対し、表示の関しに対して
を表示の関連に対して、
を表示の関連に対して、
を表示のでは、
の要求のでは、
の要求のでして、
の表示
の表示
を加えるような表示
などのでいる。

このような利用者側からの要求に応じて、最近 のラスタスキャン型図形表示装置は、表示画素数 の拡大のために画面表示用のメモリ容量を増加さ せたり、フリッカを減らすためにフレーム周波数

を上げるなどによる高級能化が進んでいる。

以下、図面を参照しながら従来のラスタスキャン型図形表示装置について説明する。

第2図は従来のラスタスキャン型図形表示装置 のブロック図を示すものである。第2図において、 1 は西面表示制御信号発生器(CRT Controller :以下CRTCと呼ぶ)で、タイミング発生器10 からのCRTCクロックを分周して、フレームメ モリ5に対し表示アドレスを、またCRTに対し 西面上に西像を構成するために使用する垂直・水 平同期信号を発生するものである。ここで、表示 アドレスとは、第3回に示すように、フレームメ モリ 5 のデータを C R T 画面表示位置に対応して · 取次統出し、CRT西面上にそのデータに対応し たドットパターンを、データ中の1ピットの内容 が、1 でのときはCRT西面上の1ピットをオン し、「O^のときはオフするという方法で表示す るために、フレームメモリ5に印加するアドレス である。

2は Central Processing Unit (以下CPU

と呼ぶ)であり、タイミング発生者10からのクロックに従って、CRTC1に対し重直・水平同期信号のタイミングパラメータなどの設定を行なったり、フレームメモリ5に対して図形データの設定、修正などのためにデータの読書きを行なったりする。

3は、CPU2からの図形データの書込み、統出しのために出されるCPUアドレスとCRTC1からの表示アドレスとを、前配両アドレスが同時に出力されてCRT画面上にちらつきが生じないように、切替えてフレームメモリ5のアドレス入力帽子に印加するためのアドレス切替器である。

4 は、フレームメモリ 5 に対しCPU 2 が図形 データを書込むときに、CPU 2 のデータバス13 とフレームメモリ 5 のデータ入力帽子とを接続す るためのバッファである。

5 は、第3回に示すようにCRTの画面上に表示する図形の画面表示位置と1対1に対応した表示アドレスに図形データを記憶するフレームメモリであり、データの人力値子と出力値子が別にな

時間昭60-225888(3)

っている.

6 は、CPU2がフレームメモリ5の内容を挟 出すときに、CPU2のデータバス13とフレームメモリ5のデータ出力増子とを接続するためのバッファである。

7 は並列直列変換器であり、フレームメモリ 5 から出力される並列の図形データを、タイミング発生器 1 0 からのビデオクロックに従って直列データに変換するものである。

8はCPU2の動作を制御するプログラムなどを記憶している主記憶メモリである。9は発援者で、装置の動作の基本となるクロックを発生する。10はタイミング発生者で、発援者9より得られる前記クロックを分周して並列直列変換者7の並列データロードクロックやCRTC1およびCPU2の動作クロックやフレームメモリ5に対する制御クロックなどを発生する。

11はCRTC1から出力される要示アドレスをアドレス切替器3の一方の人力端子に伝えるための表示アドレスパスである。12はCPU2の

アドレス出力をアドレス切替召3の他の入力嫡子や主記憶メモリ8のアドレス入力嫡子等に転送するためのアドレスバスである。13は、CPU2とCRTC1やバッファ4、主記憶メモリ8、バッファ6などとの間で、制御パラメータや図形データやプログラムなどを転送するためのデータ・バスである。

14は発習9の前記基本クロックをタイミング発生費10で分間したものをCRTCクロックと基本クロックとして伝えるためのCRTCクロックと同様に、前記CRTCクロックと同様に、発展費9の前記基本クロックをタイミング発生費10で分周したものをCPU2に基本クロックはである。16にスラレームメモリ5に対し、CPU2から図形である。

17は、フレームメモリ 5 に対し、行アドレス を設定するための行アドレス選択信号(Row Adde ss Select 信号一以下RAS信号と略す)を伝え

るRAS信号線である。18は、フレームメモリ 5 に対し、列アドレスを設定するための列アドレス 選択信号(Column Address Select 信号 – 以下 CAS信号と略す)を伝える CAS信号線である。 RAS信号および CAS信号は、例えば、フレームメモリ 5 を構成するメモリ素子としてダイナミック RAM (Dynamic Rundam Access Memory – 以下、 DRAM と略す)を使用すると、 DRAM のアドレス機成が行アドレスと列アドレスの組合せており、 これら行アドレスと列アドレスを順次、 DRAM に設定するために DRAM に即加される信号である。

19は、発振者9の前記クロックに従ってタイ ミング発生者10が作るビデオクロックを伝える ためのビデオクロック様である。20は、並列直 列変換器7から出力されるビデオ信号をCRTに 伝えるためのビデオ信号線でり、上記ビデオ信号 は並列直列変換器7に設定された図形データが前 記ピデオクロックに従って直列データとして出力 されるものである。

以上のように構成されたラスタスキャン型図形表示装置について、以下その動作を説明する。 CRTC1から出力される表示アドレスが、アドレス切替着3を介してフレームメモリ5のアドレスに対応する ス人力端子に印加され、前記アドレスに対応する フレームメモリ5内の図形データが出力される。 この図形データは、並列直列変換着1によって前 記ピデオクロックに従って並列データから直列データに変換され、ビデオは早として出力される。

続いて、フレームメモリ5が記憶する図形データに対するCPU2の書込み、読出し動作について以明する。CPU2は、アドレス切替器3を介して、フレームメモリ5に対し、図形データの書込みや読出しを行なうためのアドレスを印加する。そして、データ書込みの場合は、パッファ4を介して、前記アドレスに対応するフレームメモリ5からCPU

**特质昭60-225888(4)** 

æ

2 が図形データを読出す。

以上が、フレームメモリ 5 に記憶されている図形データをCRTC 2 から出力される表示アドレスに従って順次CRT画面上に表示する動作と、CPU 2 がフレームメモリ 5 の必要なアドレスに対して図形データを挟み書きする動作の説明であるが、ここで、この発明において関係しているフレームメモリ 5 周辺の詳細な構成と動作について、第 4 図および第 5 図を用いて説明する。

してのデータ入出力級はそれぞれ8本ずつになっている。

ここで、現在説明しているラスタスキャン型図 形表示装置の性能を、CRT画面表示構成が水平 方向1280ドット、垂直方向1024ドット、 フレーム周波数を60私とすると、現在のラスタ スキャン型CRTの性能からピデオ信号の同周波 数はおよそ100MNMW嬰になる。一般に、DR AMは、アドレスをRAS信导およびCAS信导 によって印加して、データを読み書きした後、再 びアドレス入力が加えられるまでのサイクル時間 が約250ns~400nsかかる。前記DRA Mにより構成されたフレームメモリ5に対しては、 第2回CPU2からの関形データの書込み。 統出 しのための期間(以降CPU期間とする)と、 CRT画面上に表示するために、CRTC2によ り得られる表示アドレスに対する図形データを接 出す期間 (以降CRTC期間とする) の2つの期 間が交互に繰返されるため、前記DRAMのサイ クル時間を400nsとすると、CRTC2が表

ボアドレスをフレームメモリ5に印加して、フレームメモリ5から図形データの表示のために提出し、続いて前配CPU期間が入り再びCRTC2がフレームメモリ5に表示アドレスを印加できるまで800nsかかることになる。

一方、ビデオ信号としては、周波数100ML. 周期10nsで1ドットに対応するフレームメモリ5の1ビットのデータを順次送る必要があるため、CRT画面上に表示するためのフレームメモリ5の統出し周期800nsをビデオ信号周期10nsで割って、

800 ns+10 ns-80
から、一度に80ビットの図形データをフレームメモリ5から検出し、並列直列変換器7にセットしなければならない。並列直列変換器7には、変換用クロックとして、ビデオ個号と同じ10 nsの周期の前記ピデオクロックが印加され、図形データが順次前記ピデオクロックに従って直列データとして出力され、ビデオ個号となる。

したがって、ビデオ信号周波数100MBでサ

以上が従来例の構成および動作についての説明 である。しかしながら、上記のような構成では、 使用妻子数が多く、プリント基板実装の問題。 電 弾消費量、値頻性、コスト等の問題点を有してい た。

発明の目的

この発見は、上記性来例の問題点を解消するも

特別昭60-225888(5)

ので、フレームメモリ 5 を C R T 画面構成上最少限必要なメモリ素子数で構成し、並列直列変換器などの素子数も抑えることにより、コストが安く、フリッカの少ない高解像度の画面を表示することのできるラスタスキャン型図形表示装置を提供することを目的とする。

#### 発明の構成

この発明によるラスタスキャン型図形表示装置は、ニブル機能をもったDRAMと、このDRAMのデータ出力端子に接続されてデータを一定量手報できるデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子との出力ができるものである。 できるデータラッチ素子と、このデータラッチ素素子と、このデータラッチ素子と、このデータラッチ素子と、このデータラッチ素子の出力ができるものである。

#### 実施例の世明

以下、この発明の一実施例について、図面を参照しながら説明するが、ラスタスキャン型図形表示装置全体の構成と、動作については、第2図の

従来例の構成と動作についての説明と同じである ので、この発明に関するフレームメモリ周辺の詳 細なブロック図の構成と動作についてのみ説明する。

第6図がこの発明の一実施例におけるラスタス キャン型図形表示装置のフレームメモリ周辺のプ ロック図を示すものである。躬6図は、特にラス タスキャン型図形表示装置の性能が従来例でのも のと同じく、震面構成が水平方向1280ドット。 垂直方向1024ドットでフレーム周波数が60 LL. ビデオ信号が100MLLのときのこの発明で の構成例を示してある。アドレス切替呂3、パッ ファも、フレームメモリ5、パッファ6、並列直 列変換器7および信号職11、12、13、16、 17. 18. 19. 20については、前記従来例 の説明と同じであるので省く。ただし、フレーム メモリ5を構成するそれぞれのメモリブロックは「 第5回のDRAM8素子の構成と同じであるが、 D'R A M としてはニブル機能をもったものを使用 する。

ここで、ニブル機能とは、メモリ内容を終出すためにDRAMのアドレス入力端子に、行アドレスをRAS信号で、列アドレスをCAS信号をそれぞれ印加し、データを終出した後、RAS信号をしゅいべんのままにして、CAS信号をLowレベルからHighレベルにし、再びしゅいレベルにもどすとつぎのアドレスのデータが続出され、以後同じ動作を繰返すと、順次高速にデータを誘出すことができる機能をいう。

また、西面構成上最低限必要なメモリ容量は、 1280×1024-1310720ビット であり、これを 64Kbit DRAMで構成すると、

1310720+65536-20素子 となり、この発明ではこの数でフレームメモリ5 を構成することができるが、説明の便宜上64K blt DRAMを24素子用いることにする。 したがって、フレームメモリ5を構成するメモリ ブロック (DRAM8素子で構成されている) は 3組(5-1a.5-2a.5-3a)で良い。 つぎに、21はデータラッチであり、第7回にデータラッチ21に用いるデータラッチ素子の構成を示す。このデータラッチ素子(例えばTTLのSN74LS670×2)は、8ピットの並列データを書込みアドレス信号22と書込みではいるの内容を、検出していると表表である。また、この素子の出力はトライステート出力になっており、検出し信号25がHighレベルのときは、出力は関放状態になっている。

データラッチ素子は、具体的には、8 bitのデータ入力を4個のレジスタ30a~30 dに共通に入力し、4個のレジスタ30a~30 dの出力を検出し選択回路32に加え、検出し選択回路32の出力をトライステート出力回路33を介し8bitのデータ出力として取出すようになっている。4個のレジスタ30a~30 dのどれにデータを害込むかは、害込みアドレス信号22と害込み信号

## 特局昭60-225888(6)

以上のような構成で、この発明の一実施例における図形データ表示動作について、第8図を用いて説明する。同図のCRTC期間に表示アドレスがアドレス切替器3を介してフレームメモリ5内の各メモリブロック5-1a.5-2a.5-3aのアドレス入力端子に行。列アドレスとして印加されると、各メモリブロック5-1a.5-2a.5-3aから図形データが出力され、出力された

図形データは、データラッチ21内の各データラ ッチ素子21-1.21-2.21-3のデータ 入力娟子に印加され、同時にデータラッチ素子21 - 1. 21-2. 21-3に対し、前記書込みで ドレス信号22と前記書込み信号23が印加され ると、図形データはデータラッチ素子21-1. 21-2.21-3内のレジスタに記憶される。 以上のようにしてフレームメモリ 5内の各メモ リブロック5-1a、5-2a、5-3aからニ ブル動作で順次図形データを挟出し、データラッ チ黒子21-1.21-2.21-3の4個のレ ジスタ30a~30dに連続的に図形データを記 煌する。一方、データラッチ素子21-1.21 - 2. 21-3に対して、図形データが記憶され ているレジスタ内容を読出すために、読出してド レス信号24と読出し信号25がデータラッチ21 に印加される。挟出し信号25は、データラッチ 素子21-1.21-2.21-3にそれぞれ25a. 25 b. 25 c として印加される。 第8 図の期間 26では25ュがLowレベルになっており、デ

ータラッチ素子の21-1の出力がアクティブになり、前記データラッチ素子21-1が記憶している図形データが挟出され、並列面列変換器7に取り込まれビデオクロックに従って直列データに変換され、ビデオ信号となる。つぎに期間27ではデータラッチ素子21-2がまた期間28ではデータラッチ素子21-3がそれぞれ選択され、上述のようにビデオ信号が作られる。

以上のように、統出しアドレス24の示すデータラッチ内の各レジスタ内容がビデオ信号になると、統出しアドレス24がつぎのレジスタを示し、同一手順で順次ビデオ信号に変換され前の表示期間にフレームメモリ5からデータラッチま子に変換する。 そのCRTC期間に再びフレームメモリ5から図形データがデータラッチ21に言込まれ、同様な手順でその図形データがビデオ信号に変換される。

以上がこの発明の一実施例における図形データ 表示動作についての説明である。なお、CPU2 からフレームメモリ 5 に対する図形データの読み 書き動作については、従来例の説明と全く同じで あるので省略する。

ここで、この発明の表示動作における具体的な タイミング関係を考えると、フレームメモリ5の メモリブロックは、5~1a、5~2 a、5~3 a の3組が並列になっているので、図形データは8 ピット×3m24ピット並列に挟出され、一方デ ータラッチ素子21-1.21-2.21-3は それぞれ 8 ピットレジスタを 4 レジスタずつもっ ており、データラッチ全体では24×4=96ピ ットデータを表示期間中に記憶し、この96ピッ トのデータを順次並列直列変換器1でビデオ借号 に変換する。前記ピデオクロックは10nsとし ているから、表示期間中にフレームメモリ 5 の図 形データをデータラッチ21に書込んでから、再 びデータラッチ21に表示用図形データを改定す るまで96×10~960mmの間隔がある。こ れは、DPAMのサイクル時間の関係からCPU 読み書き期間と表示期間とを合わせて最低必要な

## 特開昭60-225888(ア)

800 ns (DRAMのサイクル時間を 400 ns とする) を越えており、この発明の構成で、従来例での図形データ表示動作と同一の動作を行なうことができる。

この発明の構成では、DRAMが24素子、バッファ6が3素子、データラッチが3素子、並列直列変換器が1素子ですみ、DRAM素子の数だけでも、24/80=3/10になっている。

なお、以上の説明において、データラッチ21を構成する素子には、データ書込みクロックとデータ読出しクロックの入力端子を育し、内部に一定量の並列ピットデータを書積でき、書込みクロックによって書込まれた順に、書込みクロックと非同期に読出しクロックによって並列ピットデータを読出すことができる。First - Is First - Out メモリ素子を用いても全く同様の作用および効果を育するものである。

さらに、データラッチ21を構成する素子として、 Dタイプフリップフロップを用いても全く同様の作用および効果を育するものである。

発明の効果

以上のように、この発明によれば、ニブル機能を有するダイナミックメモリ素子と、一定量の数子・クラッチ素子とを用いることにより、ラスタスキャン型CRTの西面構成上必要な最小限のメモリ素子数で、フレームメモリを提成することがで、フレームメモリを提成することがで、ストの低減といった優れた効果が得られるものである。


## 4. 図面の簡単な投射

第1図は図形情報処理システムの一例を示す斜 復図、第2図は健来のラスタスキャン型図形表示 複製のブロック図、第3図はフレームメモリのの 容とラスタスキャン型CRT画面上のドットのの 対応関係を示した説明図、第4図のようでの ームメモリ周辺の幹観なブロック図、第5図のロレームメモリ 5を構成するメモリガロック クの1個のブロック図、第6図はこの発明のブロックの1個のブロック図、第6図はこの発明のブロック 施例におけるフレームメモリ周辺の詳細なブロッ

ク図、第7図は第6図のデータラッチを構成する データラッチ素子のブロック図、第8図は第6図 の各部のタイミング図である。


2 … 西面表示制御信号発生器、5 … フレームメモリ、7 …並列直列変換器、 2 1 …データラッチ


代理人 弁理士 宫 井 및 夫 民密外




第1日

# 持局昭60-225888 (8)







第 3 図



第 4 図

## 14周昭60-225888 (9)





新 8 函